

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05136323 A

(43) Date of publication of application: 01.06.93

(51) Int. CI

H01L 23/50

(21) Application number: 03297304

(22) Date of filing: 13.11.91

(71) Applicant:

NEC CORP NEC ENG LTD

(72) Inventor:


YOSHINO SUSUMU . CHIKAMA HIROKI


(54) INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To relax the limits to the integration density and to the number of signal pins of a single LSI chip when the LSI chip is mounted on an integrated circuit package and to relax the influence of a noise caused at the LSI chip and at leads.

CONSTITUTION: A plurality of LSI chips 5 are mounted at the upper part and the lower part so as to sandwich a support plate 9 or a support plate 9 which can be grounded. In such an integrated circuit structure, the LSI chips at the upper part and the lower part are connected to leads or a lead frame 1 by means of bonding wires 2. When the two chips at the upper part and the lower part are die-bonded, they are connected to the leads or the lead frame 1. The leads have a structure which is divided into the upper part and the lower part or into the right and the left so as to sandwich the support plate 9 which can be grounded; they are connected to the individual chips. Thereby, the chips can be integrated highly and mounted at high density, and their noise can be reduced.





(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-136323

(43)公開日 平成5年(1993)6月1日

(51) Int.Cl.* H 0 1 L 23/50 識別記号 庁内整理番号 W 9272-4M

F I

技術表示箇所

W 9272-4M N 9272-4M

審査請求 未請求 請求項の数6(全 6 頁)

(21)出願番号

特願平3-297304

(22)出願日

平成3年(1991)11月13日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(71)出願人 000232047

日本電気エンジニアリング株式会社

東京都港区西新橋 3丁目20番 4号

(72)発明者 吉野 進

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 千釜 広樹

東京都港区西新橋三丁目20番4号 日本電

気エンジニアリング株式会社内


(74)代理人 弁理士 若林 忠


(54) 【発明の名称】 集積回路装置

(57) 【要約】

【目的】 集積回路パッケージにLSIチップを実装する場合にLSIチップ単体では、集積度や信号ピン数に限界がある。また、LSIチップやリードはノイズの影響を受け易いため、これらを緩和することを目的とする。

【構成】 複数のLSIチップ5は支持板9または、接地可能な支持板を挟む形で上下に実装されている。そしてこの集積回路構造において、上下LSIチップからボンディングワイヤ2によりリードまたはリードフレーム1へ接続する。また上下の2チップをダイボンディングすることによりリードまたはリードフレーム1と接続する。このリードは、接地可能な支持板9を挟んで上下または左右に分割される構造であり、各々のチップに接続されている。これにより、高集積で高密度な実装が可能となり、かつノイズの低減を図れるようになった。





(2)

特開平5-136323

【特許請求の範囲】.

【請求項1】 複数のLSIチップを支持板を挟む形で 実装することを特徴とする集積回路装置。

【請求項2】 請求項1に示した集積回路装置において、支持板の両側にLSIチップの裏面同土または表面同士を接着したことを特徴とする集積回路装置。

【請求項3】 請求項1に示した集積回路装置において、LSIチップのインナーリードが、リードフレームとしての作用を有することを特徴とする集積回路装置。

【請求項4】、請求項1に示した集積回路装置において、支持板を接地可能とすることを特徴とする集積回路 装備。

【請求項5】 請求項4に示した集積回路装置において、リードを上下のLS1チップから支持板を挟む形で各々ストレートに引き出すことを特徴とする集積回路装置。

【請求項6】 請求項2,3に示した集積回路装置において、リードとして上下LSIチップからポンディングワイヤまたは、リードを交互に引き出したことを特徴とする集積回路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、集積回路装置に関し、 特にLSIチップの集積回路パッケージにおける実装構 造に関する。

[0002]

【従来の技術】従来のLSIバッケージへの実装技術は、LSIチップが支持板(ダイ・バッド)や放熟板等に単体で実装されていた。この時、リードフレームとLSIチップは、ボンディングワイヤにより接続されている。また、ハイブリッドICのように単一面上で数チップ実装する技術がある。

[0003]

【発明が解決しようとする課題】上述した従来の集積回路装置では、LSIチップが単体で実装されているため、集積度や信号ピン数に限界が生ずる。また、外部リードやLSIチップは、接地されていないため、ノイズの影響を受け易くなるという問題点があった。

【0004】また、ハイブリッドIC等のごとく単一面に数チップが搭載される場合は、集積度は大きいが実装するLSIチップの面積分とその周りのリード分の面積を必要とし全体の面積が大きくなるという問題がある。

[0005]

【課題を解決するための手段】本発明の集積回路装置は、複数のLS1チップを支持板または、接地板を挟む形で上下に実装している。そして、この集積回路構造において上下LS1チップからポンディングワイヤにより外部リードへ接続する。また、上下に2チップをダイポンディングし、両チップのインナーリードをリードとして成形し外部リードと接続する。このリードは、接地可

能な支持板を挟んで上下または左右に分割される構造であり、各々のチップに接続されている。或いは、上下2 チップから交互にインナーリードをリードとして引き出す構造もある。

[0006]

【作用】本発明の集積回路装置は上記のような構造に構成されるので、占有する面積と体積が共に縮小され、また外部との電気的遮蔽度が増大し、外部からの電気的雑音妨害が少なくなり、良好な動作特性を持つことができ

[0007]

【実施例】次に本発明について図面を参照して説明する。

【0008】図1は本発明の請求項1,2の実施例、図2,3は請求項1,2,3,5の実施例、図4は請求項1,2,3の実施例、図5は請求項1,2,3,4の実施例をそれぞれ示している。

【0009】図1(A)は、本発明の一実施例の縦断面図であり、図1(B)は、上面図である。LSIパッケルジ6内の支持板9の上下にLSIチップ5がダイボンディングされており、上下各々のLSIチップのボンディングパッド7から交互にボンディングワイヤ2によりリードフレーム1に接続されている。

【0010】図2(A)は、本発明の他の一実施例の縦断面の一部分図、図2(B)は、その上面の一部分図である。LSIチップ5のボンディングパッド7と接続されているインナーリードA3、インナーリードB4がリード支持板19を挟むようにして接着され、リードとして形成されている。リード支持板19と上下のインナーリードA3、B4は、絶縁フィルム8を介して接着されている。ここにインナーリードAとBとはそれぞれ支持板9の上と下のLSIチップの接続するリードを示す。

【0011】図2(A)、(B)は、LS1チップの表面同士が向き合うように接地用の支持板9を介して接着し、LS1の表面はラバー10により保護されている。

【0012】次に図3(C), (D)はそれぞれ本発明の他の一実施例の縦断面図と平面図である。図3(C), (D)は、リード(インナーリードA)3、リード(インナーリードB)4を図2(A), (B)の上下に対し、支持板9を挟んで両側面に接着した場合の一実施例である。

【0013】図4(A), (B) は本発明の他の一実施例の縦断面の一部分図とその上面の一部分図である。そして図4(A), (B) は、LSIチップ5の裏面同士を支持板9を介して接着すると同時に、図2、3と同様にインナーリードA3、インナーリードB4も支持板9を挟むようにして接着し、リードを形成する。

【0014】図5(A), (B)は本発明の他の一実施例の縦断面の一部分図とその上面の一部分図である。ま 50 た図5(C), (D)も本発明の他の一実施例の縦断面

(3)

特開平5-136323

の一部分図とその上面の一部分 図である。そして図 5 (A) (B) は L S I チップの 裏面 同士、図 5 (C), (D) は L S I チップの表面同士を支持板 9 に 接着した場合の実施例である。

【0016】また、図5(E)は、図5(C)の拡大部分図である。この図では、接地するための一実施例として示してある。ポンディングパッド7を介してLSIチップ5に接続されているリード3(インナーリードA)があり、ポンディングパッド7と反対側に接地用パッド11を介して支持板が接続されている。このリードを接地すれば支持板も接地されることになる。

[0017]

【発明の効果】以上説明したように本発明は、支持板を挟むようにLSIチップを実装することで従来の集積度を飛躍的に向上させることが可能となった。

【0018】また、支持板を接地してLSIチップや外部リー度で支持板を挟むように実装することで、ノイズの低減を図ることができ、2チップ分の外部リードを支持板(接地板)を挟むことで1本にできるため、高密度な実装ができるという効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例の縦断面図 (A) と上面図 (B) である。

【図2】本発明の一実施例の部分縦断面図(A)と部分上面図(B)である。

【図3】本発明の一実施例の縦断面図 (C) と上面図 (D) である。

【図4】本発明の一実施例の部分縦断面図(A)と部分上面図(B)である。

【図5】本発明の一実施例の部分縦断面図(A)と部分 0 上面図(B)及び他の一実施例の部分縦断面図(C)と 部分上面図(D)であり、また(E)は(C)の部分縦 断面図の拡大図である。


【符号の説明】


- 1 リードフレーム
- 2 ポンディングワイヤ
- 3 リード (インナーリードA).
- 4 リード (インナーリードB)
- 5 LSIチップ
- 6 LSIパッケージ
- 20 7 ポンディングパッド
 - 8 絶縁フィルム
 - 9 支持板
 - 1.0 ラバー
 - 11 接地用パッド
 - 19 リード支持板

(4)


韓國平5−136323




















-141--

(6)

特開平6-196323

